Searching PAJ

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-257860

(43)Date of publication of application: 25.10.1988

(51)Int.CI.

G06F 13/38 G06F 13/00 H04L 7/04 H04L 13/00

(21)Application number: 62-093662

(71)Applicant: NEC CORP

(22)Date of filing:

15.04.1987

(72)Inventor: MATSUSHIMA OSAMU


MAEHASHI YUKIO

(54) SERIAL DATA PROCESSOR

(57)Abstract:

PURPOSE: To perform the transfer of serial data at high speed, by driving a serial data line with a push-pull operation in transferring the serial data, and setting the data line at a high impedance state after sending the data.

CONSTITUTION: A serial clock generated from a clock source 111A drives the P-channel transistor (PCHTr) of an output buffer 122A. Meanwhile, the output of a NOR gate 114A drives the NCHTr of the output buffer 122A. Therefore, when the data is set at an H level, the PCHTr is turned on, and the NCHTr is turned off, and when the data is set at L level, the PCHTr is turned off, and the NCHTr is turned on, then, push-pull driving is performed. On the data line, transition in a high and a low directions can be performed at high speed. Therefore, it is possible to increase the transfer speed of the serial data up to around 1MHz, and simultaneously, to perform the transfer of information such as the confirmation of the reception, etc., by using the serial data line.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日 本 国 特 許 庁 (J P)

①特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭63 - 257860

@Int_Cl_1	證別記号	庁内整理番号	® :	公開	昭和63年(1	988)10月25日
G 06 F 13/		8840-5B I -7230-5B				
H 04 L 7/	04	B-6914-5K D-7240-5K	審査請求 未	請求	発明の数 1	(全6頁)

②発明の名称 シリアルデータ処理装置

②特 願 昭62-93662

②出 願 昭62(1987)4月15日

母 明 者 松 嶋 修 東京都港区芝 5 丁目33番 1 号 日本電気株式会社内母 明 者 前 橋 幸 男 東京都港区芝 5 丁目33番 1 号 日本電気株式会社内金出 願 人 日本電気株式会社 東京都港区芝 5 丁目33番 1 号

砂代 理 人 弁理士 内 原 晋

明 紐 相

1 発明の名称

ンリアルデータ処理装置

2. 特許請求の範囲

単一のデータラインと、単一のクロックライン に接続され、前記クロックライン上のクロックに 同期して動作するシフトレジスタと、酸シフトレ ジスタの出力を前記データラインに直列に出力す る出力パッファとを有し、前記データラインはブ ッシュ・ブル駆動とオープ、ドレイン駆動とを選 択的に指示することにより制御されることを特徴 とするシリアルデータ処理装置。

3. 発明の詳細な説明

〔産菜上の利用分野〕

本発明はシリアルデータ処理装置に関し、特に 単一のクロックラインと単一のデータラインとの 2本の信号線を用いてクロックに同期してデータ の送受信を行なりシリアルデータ処理装置に関する。 る。

〔従来の技術〕

複数の半導体処理チップ(例えばマイクロブロ セッサチップ)間でデータ転送を行なり場合、8 ピットあるいは16ピットのデータをパラレルに 転送する方法と、1 本のデータラインを用いて複 数ピットのデータを1ピットずつシリアルに転送 する方法とがある。とくに、後者はチップ間を接 脱する信号線の数が少なくてよいので配線が簡単 て、しかもチップコストが安くなるといり利点が ある。 前期して受信側LSI402に出力する。シリ アルデータはシリアルデータライン404,シリ アルクロックはシリアルクロックライン403を 用いて伝達する。との際、シリアルデータ伝送に 供わるLSIは送受信動作の信頼性を向上するため データを正常受信した時には、受信確認信号(以 下、ACK信号という。)を送信何LSIに出力 することが良く行なわれる。

ACK信号は専用の信号線をLSI間に接続し、

特開昭63-257860(2)

伝達する方法があるが、多数のシリアルデータ処 理袋置が同一のデータライン及びクロックライン に接続されているような場合は配線数が膨大とな るため、シリアルデータラインを外部の抵抗 405 でブルアップし、各シリアルデータ処理装置の出 カパッファ406、407をブルダウントランジ スタだけのオーブンドレイン(又はオープンコレ クタ。以下、オープンドレインという配述はオー プンコレクタを含むものとする。)形成とし、ACK 信号をシリアルデータラインを経由して伝達する のが一般的である。 第5図に従来のオーブンドレ イン形式のシリアルデータ転送のタイミングを示 す。図中502はシリアルデータラインにブルア ップ抵抗が付加されている場合の送信仰LSIの 出力波形で、シリアルクロック501の立下りに 同期してデータが変化する。ととてロウレベルは 出力パッファのブルダウントランジスタで駆動し、 ハイレベルはブルアップ抵抗により生成する。8 ピットのデータンフトが終了すると、送信側LSI の出力パッファはオフし、ブルアップ抵抗により

でデータラインのハイレベルへの立上りが遅く、 そのためシリアルデータ転送速度を速くすること ができないという大きな欠点を有している。シリ アルデータ転送はマルチブロセッサ構成の分散処 理化が進んでいる現在では主流となりつつあるが、 オーブンドレイン形式のシリアルデータラインで は、たとえば100KHz 程度のスピードしか出せず、 応用システム全体の効率低下を招いていた。

一万、高速のシリアルデータ転送が不可欠な場合にはシリアルデータラインをブッシュブル形式の出力パッファでドライブすれば、ハイレベルへの遷移も高速に行なりことができるよりになるが、ブッシュブルドライベではシリアルデータラインを双方向に使用することができない。データ受信で送るに当たって、データラインを使りことができないため、別に専用のACK信号線をLSI間に接続しなければならず、貴重なLSI端子を余分に消費するだけでなく、信号線の布線等による応用システムのコスト上昇を招くといり欠点を

データラインはヘイレベルまで引き上げられる。
受信側LSIACK 信号503は8ビットのシリア
ルデータを正常受信すると、シリアルクロック501
の立下りに同期して出力されるものである。 実際
のシリアルデータライン上の放形は送信側LSI
データ出力502と受信側LSIACK 出力503
を合成したもので、図中シリアルデータライン504
で示した信号放形となる。送信側LSIはシリア
ルデータラインがロワレベルとなるのでACK信
号として検出することができる。

[発明が解決しようとする問題点]

従来のシリアルデータ処理装置には出力パッファ回路に次のよりな問題があった。すなわち、オープンドレイン形式の出力パッファを用いたシリアルデータラインは、ロウレベルは出力パッファトランシスタをオンすることによってライン上の電荷をトランシスタを介して接地におとすことで設定されるが、ハイレベルはトランシスタをオフにしてラインに配荷をチャージしなければならないの

有していた。

[問題点を解決するための手段]

本発明は単一のデータラインと単一のクロック
ラインに接続され、前記クロックライン上のクロックに同期して動作するシフトレジスタと、シフトレジスタ出力を順次データラインに出力する出力パッファとを有するシリアルデータ処理英雄に
かいて、前記クロックを計数するまでは前記出力パッファをブッシュブル駆動し、所定数計数後は出力パッファをイインビーダンスとするクロック計数手段と、クロック計数手段により割倒されるデータラインレベル保持手段とを有する。

第1図に本発明の第1の実施例を用いたシリアルデータ処理装置A。Bの間でシリアルデータ伝送を行なう動作を脱明する。とこではシリアルデータ処理装置A及びBに送受信モード指定機能をもたせ、A,Bは全く同じ構成としている。各シリアルデータ処理装置は、シリアルデータ入出力増予

特開昭63-257860(3)

101A,101B(以下、Si0 増子という),シリア
ルクロック入出力増子102A,102B(以下、SCK
増子という),シフトレジスタ103A,103B,シ
リアルクロックをカワントするクロックカワンタ
105A,105B 及び制御ゲート等を含んでいる。
クロックカワンタ105A,105B はシリアルクロックを計酌するカワンタでシリアルクロックを8
パルス計酌するとハイレベルを出力する。

ンリアルデータ処理設はAがンリアルデータ処理設はAがンリアルデータ処理設はAがンリアルデータを送出し、8ビットデータ転送終了に引きつづきACK信号をシリアルデータ処理装置Bが出力する例を用いて動作を説明する。とこではシフトレジスタ103Aには送信データがあらかじめ格納され、クロックソース105Aが選択され、受信フラグ106Bはロウレベル、クロックソース2月7フラグ106Bはロウレベル、受信フラグ113Bはハイレベルに設定してあるものとする。クロックソース111AKb9発生されるシリアルクロ

したがってデータがハイレベルのときはアチャンネルトランジスタがオン、Nチャンネルトランジスタがオン、Nチャンネルトランジスタがオフ、Nチャンネルトランジスタがオフ、Nチャンネルトランジスタがオンするいわゆるブッシュブル駆動となり、データラインはハイ万向及びロワ方向の選移も高速に行なわれる。したがってシリアルデータの転送速度はたとえば1MHz相度まで上げることができるようになる。

出力パッファ122Aの出力はSiO選子101A に出力され、以後同様に8ビットのシフトレジス \$103A値が順次シフトアウトされる。8ビットデータがシフトアウトするまではクロックカウン
2105A出力はロウレベルであるためナンドゲート120A出力はロウレベルであるためナンドゲート120A出力はペイレベルとなり、したがって高抵抗のブルアップ抵抗として用いられるP テャンネルトランジスタ116Aはオフ状態である。とれにより、出力データがロウレベルであってもPテャンネルトランジスタ116Aから出力パッファ122AのNテャンネルトランジスタを ックはクロックカワンタ105A及びシフトレジスタ103Aへ供給され、同時にSCK熔子102A を延由してSCK端子102Bを駆動する。シフトレジスタ103Aはシリアルクロックに同期してシフトレジスタ103A内のデータをシフトする。この時クロックカワンタ105Aの出力はロウレベルで、オアゲート112Aの出力はロウレベルなので、インパータ110A出力はハイレベルとなり、ナンドゲート108Aの出力はシフトレジスタ103A出力の反転データとなり、出力パッファ122Aのドチャンネルトランジスタを 駆動する。

一方、ノアゲート114Aの出力は、オアゲート112Aの出力がロウレベルたのでシフトレジスタ103A出力の反転データとなる。ACK出力を制御するACK出力部104Aは、ACK出力を行なわない時にはロウレベルとなっているたむ、オアゲート109Aの出力はシフトレジスタ103A出力の反転データとなり、出力パッファ122AのNチャンネルトランジスタを駆動する。

経由して電流が流れるととはない。

ンリアルデータ処理装置 B は S C K 端子 102B に供給されるシリアルクロックを入力パッファ118B を介してシフトレジスタ103Bへ入力し、シリアルクロックに同期して、人力パッファ117B を経由した SiO 端子101Bレベルをシフトレジスタ103Bに順次シフトインする。この際、受信フラグ113Bはあらかじめへイレベルに設定してあるので、出力パッファ12.2BのNチャンネル及びPチャンネルの各トランジスタは、ACK出力部104Bを制御するまでオフ状態であり、SiO 端子101Bを駆動することはない。又ブルアップ用Pチャンネルトランジスタ116Bは、クロック選択フラグ106Bがロウレベルに設定してあるためナンドゲート120Bの制御によりオフ状態となっている。

クロックカウンタ105Aがンりアルクロック を8パルス計数すると、クロックカウンタ105A 出力はハイレベルとなり、したがってまアゲート 112Aはハイレベルとなるため、ノアゲート114

特開昭63-257860(4)

A出力は無条件にロッレベルとなる。送信側はACK 制御は行なわないため、ACK出力部104A出 力はロッレベルであるのでオアゲート109A出 力はロッレベルとなり、又ナンドゲート108A 出力は無条件にヘイレベルとなるので出力バッフ 7122AのNチャンネル及びPチャンネルトラ ンジスタはともにオフ状態となる。この時点でシ リアルデータラインは駆動されない状態となり、 ACK信号を伝達できるようになる。この時さら にクロックカウンタ105A出力はナンドゲート 120AをゲートするためPチャンネルトランジ スタ116Aはオンし、Si0 踏子101Aには ブルアップ抵抗が付加された状態となる。

次に上配動作を第2図を参照して説明する。SiO 増子出力201AはSiO 端子出力101A出力を、 SCK 端子出力202AはSCK 端子102A出力 を示している。SiO 端子出力202AはSCK 端 子201A出力に同期して変化し、クロックカウ ンタ105Aが8パルス計数する図中 t8タイミ ングまでシフトレジスタ103Aに格納されてい

ック選択フラグ106Bをヘイレベルとし、受信 倒シリアルデータ処理装置Bがシリアルクロック を供給する場合でも、シリアルクロックの供給源 及びシリアルデータラインをブルアップするシリ アルデータ処理装置が変わるだけで内部回路の動 作は全く同様である。

〔寒施例2〕

第1の実施例では第2図に示したように受信側のシリアルデータ処理装置は8ビットのデータを受信した直後にシリアルクロックの立下りに同期して必ずACK信号を出力するというプロトコルの例を上げたが、第2の実施例ではACK信号をデータ受信後直ちに出力せずに遅延を持って出力するプロトコルを第1の実施例と同様の構成により実現するものである。

ACK信号が遅延を持って出力されるプロトコルでは送信側のシリアルデータ処理装置は8ビットデータ出力後、SiO端子をブッシュ・ブル駆動によりハイレベルまで引き上げた状態で、シリアルデータラインをACK信号出力のために受信側

たデータでブッシュ・ブル駆動される。 t8 タイ ミングとなると、クロックカウンタ105A出力 がヘイレベルとなるため、出力パッファ122A はハイインピーダンス状態となるので、受信側で あるシリアルデータ処理装置 B は、A C K 出力部 104Bを制御し、オアゲート109Bをハイレ ベルとして、出力パッファ122BのNチャンネ ルトランジスタのみをオンさせることによりシリ アルデータラインをロウレベルにブルダウンする。 この動作は図中受信側LSI ACK 信号203B で示している。 シリアルデータラインは SiO 娼 子出力201Aと受信側 LSI ACK 信号 203B を合成した彼形とたる。シリアルデータラインが ロウレベルとなったことを送信仰のACK検出部 115 Aは入力パッファ117 Aを介して検出し、 シリアルデータ処理装置 A は受信動作が正常に行 なわれたととを確認することができる。

前述の例ではシリアルデータ処理装置Aがシリアルクロックを出力する場合の動作を示したが、 クロックソース選択フラグ106Aをロウ、クロ

シリアルデータ処理装置に引き渡たすことができ る。第2の実施例でも構成は同様であるので動作 は第1図、タイミングは第3図を参照して第1の 爽施例と動作の異なる部分のみを説明する。とと でもンリアルデータをシリアルデータ処理装置A からシリアルデータ処理装置Bへ転送し、ACK 信号を、シリアルデータ処理装置Aへ出力する例 を示す。本実施例ではクロックカウンタ105A はシリアルクロックを9パルス計数したときにへ イレベルを出力する。したがって第3図中 19メ イミングまで出力パッファ122Aは SiO端 子 101Aをブッシュブル駆動し、8ピットデータ 出力後シリアルデータラインをハイレベルまで引 き上げた状態で、出力パッファ122AのPチャ ンネル及びNチャンネルのトランジスタをオフす る。その時シリアルデータラインはクロックカワ ンタ105Aの出力がヘイレベルとなっているの でナンドゲート120Aをゲートし、Pチャンネ ルトランジスタ116Aをオンさせるので高抵抗 てブルアップされた状態となる。受信側のシリア

特開昭63-257860(5)

ルデータ処理整盤BはACK信号 19タイミングの後シリアルクロックの立下りに同期して出力する。 第3図中受信側LSI ACK信号303B放形は1シリアルクロック後に出力されたACK信号を示している。実験のシリアルデータライン上の放形は SiO 端子出力302 A及び受信側 LSI ACK 信号303Bを合成したシリアルデータライン304の波形となる。以上述べたように本発明ではクロック力でシタ105Aがハイレベルとなるクロック数を創御することで多くのプロトコルにも応用できる。

(発明の効果)

以上脱明してきたように本発明ではシリアルデータ転送中はシリアルデータラインをブッシュブル駆動し、データ送出後はデータラインをハイインピーダンス状態に設定することで高速にシリアルデータの転送を可能とすると同時に、シリアルデータラインを用いて受信確認等の情報投受が可能なシリアルデータ処理装置を供給することができる。

又、本発明ではシリアルデータラインを用いた 例を示したが、シリアルクロックラインをオープ ンドレイン形式で駆動して、シリアルクロックラ インを用いて受信確認等の情報授受を行なってい るシステムにも同様に適応することができること は明らかである。


4. 図面の簡単な説明.

第1図は本発明の第1の契施例を示すプロック 図であり、第2図はそのタイミングテャート、第 3図は第2の実施例を示すタイミングテャートで ある。

101A,B……SiO端子、102A,B…
…BCK端子、103A,B……シフトレジスタ、
105A,B……クロックカウンタ、108A,
B……ナンドグート、109A,B……ノアゲート、110A,B……インパータ、112A,B
……オアゲート、122A,B……出力パッファ、
116A,B……アティンネルトランジスタ。


代理人 弁理士 内 原






第 1 図

特開昭63-257860(6)



第 2 図



多 3 図